半導體制造工藝節點是如何演進的？晶體管的架構是怎樣發展成如今模樣的？下面告訴你...
半導體制造的工藝節點，涉及到多方面的問題，如制造工藝和設備，晶體管的架構、材料等。下面，我們就具體介紹并分析一下，供大家參考。
首先，技術節點是什么意思呢？常聽說的，諸如，臺積電16nm工藝的Nvidia GPU、英特爾14nm工藝的i5，這個長度的含義，具體的定義需要詳細給出晶體管的結構圖才行，簡單地說，在早期，可以認為是晶體管的尺寸。
這個尺寸很重要，因為晶體管的作用，簡單地說，就是把電子從一端(S)，通過一段溝道，送到另一端(D)，這個過程完成之后，信息的傳遞就完成了。因為電子的速度是有限的，在現代晶體管中，一般都是以飽和速度運行的，所以需要的時間基本就由這個溝道的長度來決定。越短，就越快。
這個溝道的長度，和前面說的晶體管的尺寸，大體上可以認為是一致的。但是二者有區別，溝道長度是一個晶體管物理的概念，而用于技術節點的那個尺寸，是制造工藝的概念，二者相關，但是不能完全劃等號。
在微米時代，這個技術節點的數字越小，晶體管的尺寸也越小，溝道長度也就越小。但是在22nm節點之后，晶體管的實際尺寸，或者說溝道的實際長度，是長于這個數字的。比方說，英特爾的14nm的晶體管，溝道長度其實是20nm左右。
這里就涉及到三個問題：
第一，為什么要把晶體管的尺寸縮小？以及是按照怎樣的比例縮小的？這個問題就是在問，縮小有什么好處？
第二， 為什么技術節點的數字不能等同于晶體管的實際尺寸？或者說，在晶體管的實際尺寸并沒有按比例縮小的情況下，為什么要宣稱是新一代的技術節點？這個問題就是在問，縮小有什么技術困難？
第三， 具體如何縮小？也就是，技術節點的發展歷程是怎樣的？在每一代都有怎樣的技術進步？在這里我特指晶體管的設計和材料。
下面盡我所能來回答，歡迎指正。
第一個問題，一部分的答案已經說了，因為越小就越快。這個快是可以直接翻譯為基于晶體管的集成電路芯片的性能上去的。下面以微處理器CPU為例，如下圖所示。
上邊這張圖的信息量很大，綠色的點，代表CPU的時鐘頻率，越高當然越快。可以看出直到2004年，CPU的時鐘頻率基本是指數上升的，背后的主要原因就是晶體管的尺寸縮小。
另外一個重要的原因是，尺寸縮小之后，集成度（單位面積的晶體管數量）提升，這有多個好處，一來可以增加芯片的功能，二來，根據摩爾定律，集成度提升的直接結果是成本的下降。
這也是為什么半導體行業50年來如一日地追求摩爾定律的原因，因為如果達不到這個標準，你家的產品成本就會高于能達到這個標準的對手，你家就倒閉了。
還有一個原因是晶體管縮小可以降低單個晶體管的功耗，因為縮小規則的要求，同時會降低整體芯片的供電電壓，進而降低功耗。
但也有例外，從物理原理上說，單位面積的功耗并不降低。因此這成為了晶體管縮小的一個很嚴重的問題，因為理論上的計算是理想情況，實際上，不僅不降低，反而是隨著集成度的提高而提高的。
2000年前后，人們已經預測到，根據摩爾定律的發展，如果沒有什么技術進步的話，晶體管縮小到2010年前后時，其功耗密度可以達到火箭發動機的水平，這樣的芯片當然是不可能正常工作的。即使達不到這個水平，溫度太高也會影響晶體管的性能。
事實上，業界現在也沒有找到真正徹底解決晶體管功耗問題的方案，實際的做法是：一方面降低電壓（功耗與電壓的平方成正比），一方面不再追求時鐘頻率。因此在上圖中，2005年以后，CPU頻率不再增長，性能的提升主要依靠多核架構。這個被稱作“功耗墻”，至今仍然存在，所以你買不到5GHz的處理器，4GHz的都幾乎沒有。
以上是三個縮小晶體管的主要誘因。可以看出，都是重量級的提升性能、功能、降低成本的方法，所以業界才會一直堅持到現在。
那么是怎樣縮小的呢？物理原理是恒定電場，因為晶體管的物理學通俗的說，是電場決定的，所以只要電場不變，晶體管的模型就不需要改變，這種方式被證明效果最佳，被稱為Dennard Scaling，提出者是IBM。
電場等于電壓除以尺寸。既然要縮小尺寸，就要等比降低電壓。
如何縮小尺寸？簡單粗暴：將面積縮小到原來的一半就好了。面積等于尺寸的平方，因此尺寸就縮小大約0.7。如果看一下晶體管技術節點的數字：
130nm 90nm 65nm 45nm 32nm 22nm 14nm 10nm 7nm (5nm)
會發現是一個大約以0.7為比的等比數列。現在，這只是一個命名的習慣，跟實際尺寸已經有差距了。