功率半導體封裝技術的發展趨勢

每一代新型電子應用都要求電源管理系統有更高的性能。在信息技術和便攜式產品市場上，這一趨勢尤為明顯。直到zui近，硅技術一直都是改進電源管理系統性能的zui重要因素。然而，硅技術的進步現在受到封裝性能提高的限制。為了實現明顯的改進，必須提高功率半導體封裝技術。下面將對功率封裝技術改進的3種途徑進行討論。 

提高芯片面積與占用面積之比 

在PDA和等便攜式應用中，尺寸是關鍵因素，因此，芯片與占用面積之比是功率器件的zui重要因素。在傳統的SMT封裝（如TSOP－6、SOT－23、SMA、SMB和SMC）中，這一比例為20％左右。這意味著約80％的封裝面積被浪費掉了。 

無引線封裝將芯片/占用面積比提高到約40％，因為引線不延伸到封裝之外。球柵陣列（BGA）封裝進一步提高了這一比例，然而，用于方便漏極連接的銅漏極夾卻增大了器件占用面積。InternationalRectifier公司的FlipFET通過一種專有技術把所有的觸點都安排到芯片的一側，從而解決了這一問題。芯片進行鈍化和形成凸點后完成互連。FlipFET以100％的比例使之成為便攜式應用的。 

將封裝的電阻和熱阻減至zui小 

在大電流應用中，如電壓調整模塊用的DC/DC變換器、筆記本電腦和電路板上安裝的電源系統，單個器件的電流承受能力是zui重要的優值。將封裝的電阻和熱阻減至zui小，對于提高單個器件能承受的電流來說至關重要。 

SMT封裝，如SO-8，不能承受這些系統的電流要求，它們采用新一代處理器時每相的電流應大于2。這一缺陷主要是封裝的結至外殼和結至PCB的熱阻過高以及無芯片封裝電阻（DFPR）過大造成的。 

解決方法之一就是從器件頂部而不是通過PCB把熱量吸走。InternationalRectifier公司的DirectFET封裝就提供了這一能力。在DirectFET封裝中，芯片被包裹在一個銅質外殼中，以方便熱量從作為散熱器的器件頂部散發掉。這一設計消除了引線架和引線焊接，把DFPR降至只有0.1mW，占用面積與SO-8封裝的相當，而標準的SO-8封裝的DFPR為1.5mW。結至外殼（頂部）的熱阻降到僅為3℃/W。 

在使用導熱墊時，DirectFET封裝從封裝頂部散發的熱量比SO-8多50％。在大電流DC/DC變換器中，DirectFET封裝可以更低的系統成本將電流密度提高兩倍，用一對MOSFET達到2/相的電流水平。 

將寄生電阻和電感減至zui小 

第三個重要的考慮是器件的布局、封裝的寄生電阻和封裝電感。如果CPU電流消耗繼續上升，峰值電流可能會大大超過120A，而瞬態響應要求將超過數百A/ms。在這些條件下，即使走線電感只有幾個nH，也會讓電壓降達到數百mV，使得效率降低，以及引起電源輸出指標超出CPU的電壓容限。 

PCB元件間導線的電阻和電感只能通過采用共同封裝和集成來減小。將MOSFET和肖特基二極管共同封裝成為稱作FETKY的單個器件中是InternationalRectifier公司的。 

FETKY器件封裝包括了一個控制MOSFET、同步MOSFET和肖特基二極管，以圖簡化單相降壓變換器。在這種電路中，肖特基二極管用于減小同步FET中反向恢復的電荷損耗。電流密度也得到了改善，因為現在1個封裝取代了3個器件。 
共同封裝的自然發展結果就是集成化，此時可以將MOSFET、二極管、IC和對電路布局來說至關重要的無源元件集成到單個器件上。InternationalRectifier采用了iPOWIR技術的iP2001和1001就是這類器件的良好實例。iP2001封裝在11×11×3mm的BGA封裝中，它只需接上一個多相控制器、輸入和輸出電容以及輸出電感，就可以實現一個功能完備的大電流變換器。1個iP2001每相可以取代多達11個分立元件。集成化不僅使得占用面積減少了44％，而且與分立方案相比提高了10％的效率。 

未來的發展 

隨著便攜式電子產品電流密度和尺寸的提高，共同封裝及集成化在提高系統性能方面越來越變得必不可少。zui成功的平臺將提供zui低的每安培電流成本，同時保證用戶所需的外形規格。(end)