半導體的3D時代（五）

DRAM

前沿DRAM的電容器結構是高深寬比的“ 3D”器件，與當前的邏輯器件類似，DRAM沒有通過堆疊有源元件進行微縮。圖12在頂部表中按公司列出了DRAM節點，在圖底部是一些關鍵結構圖。

圖12． DRAM節點。

隨著DRAM節點前進到低于4x nm的水平，具有埋入式字線的埋入式鞍形鰭訪問晶體管開始使用（見圖左下角）。右下角展示了電容器結構向具有兩個氮化硅“ MESH”支撐層的高深寬比結構的發展過程。DRAM電容器結構正達到該技術的機械穩定性極限，并且介電常數k值也停滯不前，DRAM微縮比例正演變為每個節點僅微縮一個納米。

圖13展示了按曝光類型和公司分類的掩模數量。

圖13． DRAM掩模計數。

從圖13可以看出，從2x到2y代，掩模數量有了很大的增長。性能和功耗要求推動了這種增加，因為外圍邏輯電路需要更多晶體管類型和閾值電壓。

在1x節點上，三星是第一家將EUV引入DRAM生產的公司，EUV層的數量在1a，1b和1c節點上有所增加。SK海力士也有望實施EUV，我們目前不希望美光實施EUV。

圖14展示了逐年DRAM比特密度的趨勢。

圖14． DRAM位密度。

在圖14中，比特密度是產品容量除以以平方毫米為單位的芯片尺寸。圖14可以看出，從2105年左右開始，比特密度的增長開始放緩。目前，DRAM的比特密度受到電容器自身的限制，目前尚不清楚解決方案是什么。長期來看，可能需要一種新型的內存來代替DRAM。DRAM要求具有較高耐久性和相對較快的訪問速度，目前，MRAM和FeRAM似乎是唯一有可能滿足速度和耐久性要求的選擇。由于MRAM需要相對較高的電流來切換，因此需要較大的選擇器晶體管，從而限制了將MRAM縮小至具有競爭力的密度和成本的能力。FeRAM也是一種潛在的替代品，在IMEC等地方引起了很多關注。