為了降低功耗，一種關鍵方法是降低SRAM陣列的最小工作電壓Vmin。5nm工藝中增加的隨機閾值電壓變化限制了Vmin，進而限制了功耗的降低。SRAM電壓減小趨勢如圖4所示，其中藍線表示沒有寫輔助的Vmin，紅線表示有寫輔助的Vmin，顯示了每一代寫輔助的巨大好處。可以看出，從7nm到5nm的Vmin幾乎沒有改善，表明必須通過改善寫入輔助電路來進一步降低功耗。本文主要介紹兩種寫輔助方，以實現較低的Vmin工作電壓：負位線（NBL，Negative Bit Line）和降低單元VDD（LCV，Lower Cell VDD）。
圖4．沒有寫輔助（藍線）和有寫輔助（紅線）的SRAM工作電壓隨節點變化圖。
SRAM單元示意圖如圖5所示，顯示了PU與傳輸門晶體管PG之間在寫入操作期間的競爭。采用較強的PU晶體管可以獲得較高的讀取穩定性，但會顯著降低寫入容限，并導致寫入Vmin問題。
圖5． SRAM單元示意圖，顯示了PU和PG 之間在寫入過程中的競爭。
改善寫入Vmin的第一種方法是降低寫入期間的位線電壓，稱為負位線電壓（NBL）。這種方法業界已經使用了幾年，使用MOS電容器在位線上產生負偏置信號，但是這種寫輔助電路會導致芯片面積增大。此外，固定數量的MOS電容會在短BL配置中引起過高的NBL電平，并可能導致短位線上的動態功耗過大，如圖6所示。
圖6．固定數量的MOS電容會在短BL配置中引起過高的NBL電平，并可能導致過高的動態功耗，金屬電容器NBL可以避免該問題。
通過基于SRAM陣列上方金屬線的耦合金屬電容器方案，可以避免過壓和MOS電容器面積問題。為避免補償過量，可以使用SRAM陣列位線長度來調節金屬電容器的長度，從而節省動態功耗。此外，還可以調節NBL電平，以補償遠側存儲單元上的由于字線IR下降引起的寫入能力的損失。
圖7中的NBL使能信號（NBLEN）驅動金屬電容器C1的一側為負，該電容在虛擬電容C1處耦合一個負偏置信號。然后接地節點NVSS，通過寫驅動器WD和列多路復用器連到選定的位線。
圖7． NBLEN將可配置的金屬電容器C1 耦合到NVSS。