硅光子正成為新風口

數據中心流量以接近30%的年復合增長率攀升，其中約75%從未離開建筑內部。AI訓練集群把這種流動壓縮為加速器之間的密集數據流，使網絡成為機房建設中的大項開支。交換ASIC容量從2010年的0.64 Tb/s提升到2020年的25.6 Tb/s，制程由40納米微縮到7納米；但當聚合帶寬超過51.2 Tb/s，前面板可插拔光模塊便逼近物理極限。正是在這一關口，硅光子作為制造路線登場，讓運營商無需采購大量分立模塊即可獲得帶寬。

電氣鏈路在AI時代信號速率下急劇劣化。銅材在50 GHz頻率下的插入損耗可達每毫米5 dB；印刷電路板走線在通道速率超過200 Gbps時損耗超6 dB，傳統可插拔連接在過渡段與長板布線中累計損耗更超20 dB。更棘手的是，每損失1 dB都影響系統兩次：均衡與重定時芯片耗電恢復信號，這部分功耗又加重制冷負荷，最終折算為機房資本開支。相比之下，板級光纖傳輸較電氣走線能耗降低整整100倍。

共封裝光學把光子引擎緊挨交換ASIC，將電氣路徑縮短到毫米級。可插拔模塊每比特耗電15—20 pJ，共封裝系統僅5—10 pJ，降幅超50%，博通更將每比特成本再降40%。51.2 Tb/s共封裝交換機已演示0.9 pJ/bit，帶寬是插拔式設計的兩倍；25.6 Tb/s系統在全流量下功耗降低25%。交換機越大，越能更快攤薄封裝投入。

成本下降依賴制造基底。硅光子電路建在成熟的硅微電子工藝之上，使光收發模塊得以大規模量產，而晶圓經濟決定了運營商最終支付的價格。代工芯片借助偏移多晶硅覆蓋光柵，實現低于1 dB的芯片耦合損耗；高速硅調制器單通道已突破300 Gb/s。扇出晶圓級封裝則把互連損耗壓到0.05 dB以下、28 GHz內，且無需昂貴硅中介層。

對運營商而言，關鍵指標是單位容量成本。400G-DR4光引擎價格預計從2021年每Gbps低于1.20美元，降至2024年低于0.60美元；相較可插拔模塊，系統級單位容量成本降低約50%。驅動力來自集成密度：多通道光子電路把波導、調制器、探測器、復用器與被動對準光纖槽集成于單芯片，每吸收一項功能，就少一個需對準、測試與質保的零件。

3D集成進一步拉低成本地板。28納米CMOS芯片實現了每比特120 fJ的收發前端，較前代單芯片系統減半；80個發射與80個接收單元僅占0.3平方毫米，單向帶寬為800 Gb/s，帶寬密度達每平方毫米5.3 Tb/s。一處此前增加寄生電容的封裝步驟，如今反而幫助保留光子器件的能效優勢，實測結合強度114.9 MPa也保障了量產良率。

仍有成本項難以消除。光源是主要開支：6.4 Tb/s引擎的外置激光封裝耗電約18 W，激光芯片與熱電制冷器占近70%；102.4 Tb/s交換機需16個此類封裝、288 W激光功率。升溫更雪上加霜——微環諧振器從20°C升到28°C，光譜偏移0.4 nm、插入損耗變化達9 dB，模型顯示環伺16個光模塊的芯片在強制風冷下可達151.76°C。

綜合來看，硅光子沿四條路徑同時壓低AI數據中心成本：每比特能耗下降、每封裝帶寬上升、分立元件減少、CMOS代工產量攤薄固定成本。但采購價格決定普及節奏——僅靠省電不足以取代成熟的可插拔光模塊，共封裝系統須達到具競爭力的價位并依托行業標準的支撐，才能成為最大AI訓練集群的默認選擇。當銅的物理極限逼近，光正從邊緣走向數據中心的心臟。