CMOS后道集成和氧化物半導體領域取得重要進展

　　近日，南方科技大學深港微電子學院李毅達助理教授課題組在互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）后道集成和氧化物半導體領域取得重要進展。相關成果發表于《自然—通訊》。

　　隨著對數據驅動型應用，如新一代機器學習加速器和物聯網等需求的持續增長，傳統的馮諾依曼架構面臨著嚴重的“存儲墻”挑戰，硅基晶體管工藝制程的縮小進一步加劇了這種情況。為了突破該瓶頸，集存儲單元和計算單元為一體的單片三維集成或者存內計算，成為一種潛在的解決方案。但用于CMOS后端集成的硅基技術受到低熱負載（小于400攝氏度）的限制，二維材料、氧化物半導體等這些超硅器件可以很好地兼容CMOS后端工藝。

　　氧化物半導體具有工藝溫度低、透明度好、薄膜可大面積生長、電子遷移率高、能帶隙寬等優點，這些優點使其適用于內存驅動電路以及基于高性能薄膜晶體管的邏輯電路。隨著人們對實現具有新功能和超強計算能力的新型計算架構越來越感興趣，開發高性能氧化物半導體晶體管以實現兼容CMOS 后端工藝的單片三維集成電路已迫在眉睫。

　　在該研究中，研究團隊首先利用原子層沉積工藝，實現了基于多晶ZnO半導體的高性能薄膜晶體管（TFT），該TFT的電子遷移率可達140 平方厘米每伏秒，電流開關比大于108，柵極漏電流小于10至11安。隨后將該TFT集成到憶阻器陣列中，實現了可高速讀取的1 kBit的1T1R存儲陣列。為了協同設計基于TFT的電路，研究團隊還對ZnO TFT進行了器件建模，基于該器件模型，并實現了一個基于純NMOS設計反相器的5級環形振蕩器，該環形振蕩器的工作頻率可以達到44.85兆赫。