CRC基本原理
在串行數據流的最有效的檢錯方案是CRC（Cyclic Redundancy check）循環冗余檢驗，CRC循環冗余校驗最根本的原理就是將原始數據除以某個固定的數，然后所得的余數就是CRC校驗碼，根據校驗碼位數的不同常用的CRC循環冗余校驗算法有：CRC8、CRC12、CCITT CRC16、ANSI CRC16、CRC32。這次我只實現了CRC8的算法，至于CRC16或CRC32下次再研究。
對于CRC的基本原理我們可以根據具體的硬件電路圖來理解，通常CRC循環冗余校驗可以表示為帶有反饋的移位寄存器，移位寄存器的階數就是CRC字節的位數。另一種表示方法是將CRC表示為X的多項式，X的冪次數就是CRC字節相應的位數，系數為“1”表示相對應階數的寄存器有反饋，系數為“0”表示無反饋。
計算之前先將移位寄存器全部清零，然后將數據一位一位地串行方式輸入移位寄存器，當所要計算的有用數據最后一位輸入后，此時移位寄存器中的值就是所輸入這段有用數據的CRC8校驗值。
我們可以通過CRC8的兩個重要性質來驗證我們事先CRC8算法的正確性，這兩個性質在接下來的仿真過程中要用到：
1）當CRC8的移位寄存器的初始值為八位的數據A時，如果將相同的8位數據A依次輸入給移位寄存器，寄存器將清零。也可以說成是A除以A余數為0。
2）當CRC8的移位寄存器的初始值為八位的數據 時，如果我們將 的反碼 依次輸入給移位寄存器，移位寄存器的結果將是35H，也就是十進制的53。利用該特性可以對CRC8算法進行驗證。
算法實現
以上所介紹的這種串行移位寄存器的方式主要是幫助我們掌握CRC校驗的基本原理，當然實現上也可以用Verilog語言實現這種硬件電路，可想而知這種方式計算起來是相當慢的，要1個clk計算1bit。常用的CRC8算法是查找表算法。
該算法是以一次輸入8位數據din為單位的，也就是說一個時鐘內并行輸入一個字節數據，下一個時鐘即可算出CRC8校驗字節。利用Verilog語言先定義一個CRC8字節的寄存器，在CRC8寄存器內容的基礎上，利用新輸入的8位數據計算新的CRC8字節來更新CRC8寄存器。如果CRC8寄存器初始值為0，那么輸入8位數據后計算得到的CRC8就有256種可能。因此，定義了一個查找表reg ［7:0］ CRC8_table［255:0］并初始化為如下所示：
下面說下實現該算法的過程：輸入的8位數據din即作為查找表CRC8_table的索引i = din，然后執行CRC8 《= CRC8_table語句就得到了該字節的CRC8校驗碼，然而以上過程的前提是CRC8寄存器初始化為0，若CRC8寄存器不為0，那么查找表的索引i的計算應為當前CRC8與輸入數據的異或，即 i = CRC8^din，然后執行語句CRC8 《= CRC8_table就得到了新的CRC8校驗碼。依次循環處理每個字節。。。。。。
首先定義了個module
SCLK輸入時鐘，在上升沿對輸入數據din［7:0］采集，使能信號EN， 計算結果CRC8［7:0］