1、ESD測試能量釋放于機殼，通過電子產品或設備和耦合板的耦合電容，會在機殼上建立電壓V即產生電壓降！
電壓的幅度與接地線阻抗、機殼與大地的電容、機殼與內部電路的電容有關。
2、系統地與機殼地分離的電子產品，內部電路也不會設計成與機殼連通，所以干擾進入內部電路主要是耦合方式。通過耦合方式進入電子產品內部的情況，與機殼上建立的du／dt，接地線上建立的di／dt有關，與機殼上建立的電壓絕對值不直接相關－因此大機箱的電子設備就相對不易受干擾；其對地電容比較大，不易建立較大的電壓降即系統的du／dt和di／dt。
建立電壓的絕對值與絕緣強度不夠造成間隙放電！有外屏蔽的產品其絕緣強度就高；大部分靜電順著外屏蔽路徑放電，從而很容易就通過ESD的設計。
3、如果耦合是干擾的主要路徑，我們可以采取一些措施，措施可以是很多不同的方法。一般來說耦合路徑會比較多，有一些還不易察覺，直接采取阻斷耦合路徑的方法不易實現，除非通過結構分析、干擾分析發現了明確的結構缺陷或者路徑。拉開距離可以減小耦合電容，間隙襯墊聚四氟乙烯等材料也可以減小電容，從而減少耦合強度。
實際我有看到客戶的電子產品有這樣的問題：
A．內部電路有連接線走線時直接貼住機殼了，這就存在設計的結構缺陷。
B．一根高阻抗的輸入線與一根本來沒有干擾的導線捆扎走線，而這個根本沒有干擾的導線有一段比較靠近機殼，這也會有耦合ESD的問題。
4、或多或少總有一部分干擾經耦合進入內部電路，是否能處理好這些耦合進來的干擾；系統接地是關鍵。
連續的、靠得住的系統接地，可以承載內部電路不受外部干擾，不管系統地是否實際接大地。參考上圖中的耦合路徑分析箭頭路徑分析。
在進行ESD的內部結構電路的PCB分析時，我們可以看到在IO線端口見到電阻電容的設計，這些電容可以把耦合過來的干擾導入系統地。
當干擾源阻抗比較低時，同時信號允許的情況下，可以串電阻或者磁珠改善。
注意：對于高頻電路，電容對干擾和有用信號同時起作用，所以不能用于高頻信號電路。但使用TVS器件時（較小的結電容）電壓高于信號電壓，基本對有用信號沒有影響。
說明一下：當信號電平為0時，從0電平開始干擾信號就需要消耗能量給電容充電，適當電容量可以吸收掉干擾能量，使干擾電平達不到邏輯動作電平，電子產品電路不受干擾。TVS在這個過程中基本不起作用，即便干擾電平已經達到邏輯動作電平。
很多時候由于干擾能量是吸收不完會穿過PCB，會通過CPU／MCU，如上圖中的箭頭所示路徑！
所以后面我再分析電子產品內部ESD的問題設計時知道：一方面我們要規劃干擾在PCB上的路徑（注意這是在布板PCB板時需要提前規劃）；另一方面要盡量控制干擾幅度。